
时序逻辑 数字逻辑6


数字逻辑考试要点

6.1

- 同步时序逻辑电路：触发器作为储存元件
- 关键路径：延时最长


6.2


- SR锁存器
- 或非门组成时，为高电平有效锁存器
- 



- R为复位脉冲，S为置位脉冲
- 由与非门组成时，低电平有效


S	R	Q	$\bar{Q}$
0	0	1	1
0	1	1	0
1	0	0	1
1	1	0 1	1 0






$$\begin{cases} Q^{n+1} = \overline{(\bar{S})} + \bar{R}Q^n = S + \bar{R}Q^n \\ RS = 0 \qquad \text{约束条件} \end{cases}$$


- SR锁存器可以用于开关去抖动
- **门控**置位复位锁存器





- 低电平有效




- 高电平有效
- D锁存器

- 

- 


- 

- Q与D同
- 边沿检测锁存器
- **触发器**

- 重点：各种触发器的逻辑功能、触发方式(上升沿、下降沿)、触发器的波形图（时序图）的画法。
- 定义：能够存储1位二值信号的单元电路统称为触发器。
- 特点：1、具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1。
  2、根据不同的输入信号可以置成1或0状态。
- SR触发器
- （与非门（高电平有效
- 

$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n & \text{CP=1期间有效} \\ RS = 0 & \text{（约束条件）} \end{cases}$$

- D触发器



将S=D、 R=$\overline{D}$ 代入同步RS触发器的特性方程，得同步D触发器的特性方程：

$$Q^{n+1} = S + \overline{R}Q^n = D + \overline{\overline{D}}Q^n = D$$ CP=1期间有效


- **jk触发器**

$$Q^{n+1} = J\overline{Q^n} + \overline{K}Q^n$$

发器

从触发器


主触发器




JK触发器
功能表

J	K	Q^n	Q^{n+1}	功能
0	0	0	0	保持
0	0	1	1	
0	1	0	0	输出状态 同J状态
0	1	1	0	
1	0	0	1	输出状态 同J状态
1	0	1	1	
1	1	0	1	$Q^n=\overline{Q^n}$
1	1	1	0	

- 上升沿触发的边沿JK触发器



- 下降沿触发的边沿JK触发器




- T触发器

将JK触发器的J和K相连作为T输入端就构成了T触发器。

1. T触发器特性方程：

$$Q^{n+1} = T\overline{Q^n} + \overline{T}Q^n$$

2. 电路图及逻辑 符号



T触发器的功能表

T	Q^n	Q^{n+1}	功能
0	0	0	$Q^{n+1}=Q^n$
0	1	1	
1	0	1	$Q^{n+1}=\overline{Q^n}$
1	1	0	

- T'触发器

1. T′ 触发器的功能

把T=1时的T触发器称为计数型触发器，又叫做T′ 触发器。

每来一个CP脉冲，T′ 触发器就翻转一次，显然能实现计数功能。


2. 特性表

Q^n	Q^{n+1}	功能
0	1	$Q^{n+1}=\overline{Q}^n$
1	0	翻转

3. 特性方程为

$$Q^{n+1} = \overline{Q}^n$$

逻辑符号 & 特性表 & 特性方程



CP	Q^n	Q^{n+1}	说 明
↓	0	1	翻转
↓	1	0	

特性方程

$$Q^{n+1} = \overline{Q^n} \ (CP\downarrow)$$

- 触发器的转换（看ppt吧



不同类型触发器之间的转换

转换方法：

利用令已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑。

转换步骤：

（1）写出已有触发器和待求触发器的特性方程。

（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。

（3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。

（4）根据转换逻辑画出逻辑电路图。

1. JK触发器→RS触发器

1）变换RS触发器的特性方程，使之形式与JK触发器的特性方程一致：

*RS*触发器特性方程

$$\begin{cases} Q^{n+1} = S + \overline{R}Q^n \\ RS = 0 \end{cases}$$

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

$$\begin{aligned} Q^{n+1} &= S + \overline{R}Q^n = S(\overline{Q}^n + Q^n) + \overline{R}Q^n \\ &= S\overline{Q}^n + SQ^n + \overline{R}Q^n \\ &= S\overline{Q}^n + \overline{R}Q^n + SQ^n(\overline{R} + R) \\ &= S\overline{Q}^n + \overline{R}Q^n + \overline{R}SQ^n + RSQ^n \\ &= S\overline{Q}^n + \overline{R}Q^n(1 + S) + O \times Q^n \\ &= S\overline{Q}^n + \overline{R}Q^n \end{aligned}$$


2）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。

$$\left.\begin{aligned} Q^{n+1} &= S\overline{Q}^n + \overline{R}Q^n \\ Q^{n+1} &= J\overline{Q}^n + \overline{K}Q^n \end{aligned}\right\}$$

比较，得：

$$\begin{cases} J = S \\ K = R \end{cases}$$

3）画电路图




1. D触发器→JK触发器

$$Q^{n+1}=D$$

$$Q^{n+1}=J\overline{Q}^{n}+\overline{K}Q^{n}$$

$$D=J\overline{Q}^{n}+\overline{K}Q^{n}$$



- 触发器的电路结构和逻辑功能之间不存在固定的对应关系。用同一种电路结构形式可以接成不同逻辑功能的触发器;反过来说，同样一种逻辑功能的触发器可以用不同的电路结构实现。
- 电路的触发方式是由电路的结构形式决定的，所以电路结构形式与触发方式之间有固定的对应关系。凡是采用同步SR结构的触发器，无论其逻辑功能如何，一定是电平触发方式;凡是采用主从SR结构的触发器，无论其逻辑功能如何，一定是脉冲触发方式;凡是采用两个电平触发D触发器结构、维持阻塞结构或者利用门电路传输延迟时间结构组成的触发器，无论其逻辑功能如何，一定是边沿触发方式。

6.3时序逻辑电路描述方法

- 描述时序电路逻辑功能的方法有——
  从理论而言：
  驱动方程、状态方程、输出方程
  从完整性和直观性而言：
  状态转换表、状态转换图、时序图（注意延时效果
  （状态转化真值表去画状态表
  三大方程与三大图表之间可以相互转换。


6.4 分析设计

分析

- 写三个方程
- 画状态表和图
- 描述功能

设计

- 画状态图和表
- **状态化简**
  - **输出完全相同时**
  - **次态相同**
    - 次态交错或者次态维持
    - 后继状态等效
    - 次态循环
  - 等效关系
  - 隐含表法
- 状态编码：
  - 相邻分配规则



- 选定触发器类型，求解三大方程

6.5常见电路

- **计数器**
- 模值：计数器能记的最大计数长度
- **异步计数器**
- 计数器也可做分频器

异步二进制计数器的构成方法

将触发器接成计数触发器，然后级联，将计数脉冲 CP 从最低位时钟端输入，其他各位时钟端接法如下表：

计数规律	计数触发器的触发信号接法	
	上升沿触发式	下降沿触发式
加法计数	$CP_i = \overline{Q_{i-1}}$	$CP_i = Q_{i-1}$
减法计数	$CP_i = Q_{i-1}$	$CP_i = \overline{Q_{i-1}}$


- 用74290（的异步置零功能）构建n进制计数器

解：(1) 写出 S_6 的二进制代码为 $S_6 = 0110$

(2) 写出反馈置 0 函数表达式

$R_0 = Q_2 Q_1$

(3) 画连线图



- **同步计数器**

2.2.3 同步计数器

一、 同步二进制计数器

同步与异步二进制加法计数器比较

- ☺ 状态表和工作波形一样
- ☺ 电路结构不同：

异步二进制加法计数器的构成方法：将触发器接成计数触发器；最低位触发器用计数脉冲 *CP* 触发，其他触发器用邻低位输出的下降沿触发。

同步二进制加法计数器的构成方法：将触发器接成 T 触发器；各触发器都用计数脉冲 *CP* 触发，最低位触发器的T 输入为 1，其他触发器的 T 输入为其低位各触发器输出信号相与。


- 触发器 门电路

- 根据状态表分析同步二进制加法计数规律


计数顺序	计数器状态			
	Q_3	Q_2	Q_1	Q_0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	1	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1
16	0	0	0	0


因此，应将触发器接成 T 触发器；并接成 $T_0=1$，$T_1=Q_0^n$，$T_2=Q_1^nQ_0^n$，$T_3=Q_2^nQ_1^nQ_0^n$。即：最低位触发器 T 输入为 1，其他触发器 T 输入为其低位输出的“与”信号。这样，各触发器当其低位输出信号均为 1 时，来一个时钟就翻转一次，否则状态不变。

- 1. 同步二进制加法计数器




- 同步置零 异步置零
- **寄存器**

- 基本寄存器
-
- 移位寄存器
  - 右移
    

  - 左移
  - 双向位移
  - 移位寄存器应用：
    - 环形寄存器
    - 扭环计数器
      


    -

1.用 74LS194 构成 （2*N*-1)进制扭环计数器



计数脉冲顺序	Q_0	Q_1	Q_2	Q_3
0	1	0	0	0
1	1	1	0	0
2	1	1	1	0
3	1	1	1	1
4	0	1	1	1
5	0	0	1	1
6	0	0	0	1

2.用 74LS194 构成 2*N* 进制扭环计数器



当由移位寄存器的第 *N* 位输出通过非门加到右移串行数码输入端D_{SR}时，则构成 2*N* 进制扭环形计数器，即偶数分频电路。